台积电路线图部署先进CoWoS封装技术 为下一代小芯片架构和HBM3内
发布时间：2021-12-13 10:50:27 所属栏目：智能科技 来源：互联网
导读：台积电已经制定了其先进的封装技术路线图，并展示了其为下一代小芯片架构和内存解决方案做好准备的下一代 CoWoS 解决方案 台积电公布其先进 CoWoS 封装技术路线图，2023 年为小芯片和 HBM3 架构做好设计准备 这家台湾半导体巨头在业界部署先进的芯片封装技术
|
台积电已经制定了其先进的封装技术路线图，并展示了其为下一代小芯片架构和内存解决方案做好准备的下一代 CoWoS 解决方案 台积电公布其先进 CoWoS 封装技术路线图，2023 年为小芯片和 HBM3 架构做好设计准备 这家台湾半导体巨头在业界部署先进的芯片封装技术方面取得了快速进展。在十年内，该公司推出了五代不同的 CoWoS(基板上芯片)封装，这些封装目前已部署或正在部署在消费者和服务器领域。 该公司预计将在今年晚些时候发布其第 5 代 CoWoS 封装解决方案，这将使晶体管数量比第 3 代封装解决方案增加 20 倍。新封装将增加 3 倍的中介层面积、8 个 HBM2e 堆栈(容量高达 128 GB)、全新的 TSV 解决方案、厚 CU 互连和新的 TIM(Lid 封装)。使用台积电 Gen 5 封装技术的最引人注目的解决方案是 AMD 的 MI200 'Aldebaran' GPU。  在AMD奥尔德巴伦GPU将是第一MCM GPU制造并在TSMC生产了。GPU 将由 AMD 的 CDNA 2 架构提供支持，预计将达到一些疯狂的规格，例如超过 16,000 个内核和 128 GB 的 HBM2E 内存。NVIDIA 的 Hopper GPU 也将使用 MCM 小芯片架构，预计将在台积电生产。该 GPU 预计将于 2022 年推出，因此我们可以期待 NVIDIA 也能利用 Gen 5 解决方案。 到第 6 代，台积电将拥有更大的掩模版面积，以集成更多的小芯片和更多的 DRAM 封装。封装设计尚未最终确定，台积电预计将在同一封装上容纳多达 8 个 HBM3 DRAM 和两个计算小芯片芯片。台积电还将以 Metal Tim 的形式提供最新的 SOC 散热解决方案，与第一代使用的 Gel TIM 相比，该解决方案有望将封装热阻降低至 0.15 倍。在 N3 工艺节点上制造，因此我们正在研究CDNA 3 (MI300)或Ampere Next Next。 （编辑：52刷机网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |