5nm怎样给摩尔定律续命？巨头开打制程之战2.0，祭出三大杀器

▲FinFET工艺结构特点

与以往的2D结构晶体管相比，FinFET工艺的特点在于，它将闸门设计成了像鱼鳍般的3D结构，把以往水平的芯片内部结构变垂直，把晶体厚度变薄。

这种设计，不仅能很好地接通和断开电路两侧的电流，大大降低了芯片漏电率高的问题，还大幅地缩短了晶体管之间的闸长。

与台积电原本的28nm HPM工艺相比，FinFET工艺的芯片栅极密度增加了两倍，且在同等功耗下的速度提升超过40%，同等频率下的功耗降低超过60%。

然而，FinFET的工艺制造过程较为复杂，作为先进工艺的成本也较为昂贵。

据市场研究机构Gartner统计，设计28nm芯片的成本约为3000万美元，而16nm或14nm芯片的平均成本约为8000万美元，7nm芯片则达到2.71亿美元。

对于现在业内的许多厂商来说，他们更愿意将资本投入在还有较长生命周期的28nm制程中。

（2）FD-SOI：加入绝缘体物质，优化运行速度与功耗

继FinFET工艺之后，FD-SOI工艺的技术优势和应用前景也慢慢地受到了业界的关注，包括三星、格芯和索尼等在内的厂商都在逐渐加大对FD-SOI工艺的投入。

FD-SOI与FinFET最大的不同在于，FinFET工艺注重晶体管的优化设计，而FD-SOI则注重晶片底衬的设计。

▲FD-SOI工艺结构特点

从架构设计上看，FD-SOI为了降低晶体管之间的寄生电容，在硅晶体管之间加入了绝缘体物质。

与FinFET相比，FD-SOI的设计和制造不仅更加简单，还可在提高芯片运行速度的同时，降低芯片的运行功耗。

格芯曾公布数据显示，FD-SOI工艺的光刻层比FinFET工艺少了将近50％，16nm或14nm芯片的平均成本降低20%。

也就是说，若按格芯的数据标准来计算，用FD-SOI工艺制造的22nm芯片，其性能和功耗数据与用FinFET工艺制造的16nm或14nm芯片不相上下。

但这一工艺的应用也存在难点，FD-SOI的基片价格较为昂贵，纵观当下半导体制造业，FinFET工艺在先进制程设计中仍是主流。

（3）5nm以下工艺面临物理极限

FinFET与FD-SOI两大工艺各有千秋，但随着制程推进到5nm节点，工艺技术的发展又将面临一个新的分水岭。

在大多数业内人士看来，现阶段包括FinFET和FD-SOI在内的芯片工艺，都将在5nm制程之后失效。

到底是在现有的工艺基础上进行改良，还是抛弃原有工艺，研发新工艺也成为了业界所关心的话题。

其实，学术界早已提出了一种全新的解决方案——GAA MCFET（多桥通道 FET）。

GAA MCFET工艺对芯片晶体管的架构都进行了全新的设计，它将芯片晶体管内部的硅通道全都用栅极材料包围，不仅能增加晶体管的密度，降低功耗，还可进一步增加沟道的缩放潜力，提高芯片性能。

但任何一项技术从学术界走向产业界还需要长期的研究与改良。未来，GAA MCFET是否能真的撑起5nm以下芯片制程演进的天花板，还需要等待技术与时间的验证。

面对这一工艺节点，今年5月，三星宣布其在3nm将弃用FinFET工艺，转而采用GAA MCFET工艺技术。

台积电虽也宣布将在今年年底启动3nm晶圆厂建设，但关于3nm的技术细节，它却未曾过多披露。

2、光刻机设备：EUV光刻成5nm以下必备技术

实际上，在推进摩尔定律发展的过程中，不仅仅需要芯片核心工艺的创新研发，在制造设备和制造材料方面，也要作出改变。

其中，最为核心的制造设备当属光刻机。

（编辑：52刷机网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!